Departament d'Arquitectura de Computadors (DAC)
Universitat Politècnica de Catalunya (UPC)

Continguts

Tema 1: Introducció

• 1.1 La gestió de la complexitat: capes i interfícies
  • 1.1.1 Nivells d’abstracció
  • 1.1.2 Interfícies: els contractes del sistema
• 1.2 El cicle de vida del programa: generació vs. execució
  • 1.2.1 El flux de generació: la visió del programador
  • 1.2.2 El flux d’execució: la visió del processador
  • 1.2.3 El rol de les interfícies
  • 1.2.4 La dualitat de l’entorn: amfitrió vs. target
  • 1.2.5 El llenguatge C: el pont de l’abstracció
  • 1.2.6 Traducció: de C al llenguatge màquina
  • 1.2.7 C vs. C++
  • 1.2.8 Llenguatges interpretats
• 1.3 Arquitectura física: el model de von Neumann
  • 1.3.1 El concepte de programa emmagatzemat: instruccions i dades a la mateixa memòria
  • 1.3.2 Els components del model
  • 1.3.3 El cicle d’instrucció (fetch-decode-execute)
• 1.4 Codificació de nombres naturals en base 2
  • 1.4.1 Interpretació: bits → natural
  • 1.4.2 Representació: natural → bits
  • 1.4.3 Rang de representació
  • 1.4.4 Extensió de zeros
  • 1.4.5 Notació hexadecimal
• 1.5 Codificació de nombres enters en base 2
  • 1.5.1 Enters en complement a 2 (Ca2)
  • 1.5.2 Enters en excés
  • 1.5.3 Enters en signe i magnitud
  • 1.5.4 Enters en complement a 1 (Ca1)
• 1.6 Operacions aritmètiques en complement a 2
  • 1.6.1 Suma en Ca2
  • 1.6.2 Inversió de signe
  • 1.6.3 Resta en Ca2
  • 1.6.4 Multiplicació en Ca2
  • 1.6.5 Divisió en Ca2

Tema 2: Instruccions i tipus de dades bàsics

• 2.1 Introducció a l’ISA de RISC-V
  • 2.1.1 Instruction Set Architecture, ISA
  • 2.1.2 Arquitectura de tipus RISC (vs. CISC)
  • 2.1.3 L’arquitectura RISC-V
  • 2.1.4 La base RV32I
  • 2.1.5 L’extensió M
  • 2.1.6 L’extensió F
• 2.2 Format de les instruccions RV32I
• 2.3 Estructura d’un programa en assemblador
  • 2.3.1 Segments
  • 2.3.2 Etiquetes
  • 2.3.3 Directives
  • 2.3.4 Constants simbòliques
  • 2.3.5 Instruccions, pseudoinstruccions i macros
  • 2.3.6 Comentaris
  • 2.3.7 Format del codi
  • 2.3.8 Esquelet d’un programa
• 2.4 Variables escalars
  • 2.4.1 Declaració
  • 2.4.2 Tipus
  • 2.4.3 Visibilitat i durada
  • 2.4.4 Mida i rang de valors representables
• 2.5 La memòria
  • 2.5.1 Ordre dels bytes (endianness)
  • 2.5.2 Restriccions d’alineació
  • 2.5.3 Directives d’alineació de memòria
• 2.6 Operands i modes d’adreçament
  • 2.6.1 Operands en mode registre
  • 2.6.2 Operands en mode immediat
  • 2.6.3 Operands en mode base + desplaçament
• 2.7 Punters
  • 2.7.1 C — Un tipus de punter per cada tipus de dades
  • 2.7.2 Declaració
  • 2.7.3 C — &: l’operador «adreça de»
  • 2.7.4 Assignació i inicialització en la declaració
  • 2.7.5 Desreferència o indirecció
  • 2.7.6 Aritmètica de punters
  • 2.7.7 Absència de control en l’accés a memòria
• 2.8 Vectors
  • 2.8.1 Declaració i inicialització
  • 2.8.2 C — Tipus <tipus_elements> nom_vector[<quantitat_elements>]
  • 2.8.3 Indexació
  • 2.8.4 C — Relació entre punters i vectors
  • 2.8.5 Accés a vectors amb bucles
• 2.9 Caràcters i cadenes de caràcters
  • 2.9.1 Codificació de caràcters
  • 2.9.2 Representació de caràcters en C i RV32I
  • 2.9.3 Declaració i inicialització de caràcters
  • 2.9.4 Cadenes de caràcters

Tema 3: Traducció de programes

• 3.1 Desplaçaments de bits
  • 3.1.1 Desplaçaments lògics
  • 3.1.2 Desplaçament aritmètic a la dreta
  • 3.1.3 Traducció dels operadors C << i >>
  • 3.1.4 Aplicació d’sll/slli: multiplicació per potències de 2
  • 3.1.5 Aplicació d’srl/srli i sra/srai: divisió entera per potències de 2
• 3.2 Operacions lògiques bit a bit
  • 3.2.1 Operadors &, | i ^ (and, or i xor)
  • 3.2.2 Aplicació d’and: selecció de bits (màscara)
  • 3.2.3 Aplicació d’or: posar bits a 1
  • 3.2.4 Aplicació d’xor: complementar bits
• 3.3 Comparacions i operacions booleanes
  • 3.3.1 Instruccions de comparació: slt i sltu
  • 3.3.2 Traducció de == i !=
  • 3.3.3 Traducció de la negació booleana !
  • 3.3.4 Traducció de <, >, <=, >=
  • 3.3.5 Traducció de && i ||: avaluació tardana
• 3.4 Salts
  • 3.4.1 Salts condicionals
  • 3.4.2 Salts incondicionals relatius al PC
  • 3.4.3 Salts incondicionals indirectes
• 3.5 Revisió dels modes d’adreçament
• 3.6 Sentències alternatives: if-then-else i switch
  • 3.6.1 Sentència if-then-else
  • 3.6.2 Avaluació tardana als salts condicionals encadenats
  • 3.6.3 Sentència switch
• 3.7 Sentències iteratives: while, do-while i for
  • 3.7.1 Sentència while
  • 3.7.2 Sentència do-while
  • 3.7.3 Sentència for
• 3.8 Estructura de la memòria
  • 3.8.1 RARS — Mapa de memòria
  • 3.8.2 Accés a variables globals
• 3.9 Subrutines
  • 3.9.1 Crida i retorn (el registre ra)
  • 3.9.2 Pas de paràmetres i retorn de resultats (els registres a0–a7)
  • 3.9.3 Variables locals: el bloc d’activació (el registre sp)
  • 3.9.4 Subrutines multinivell: la pila del programa (els registres s0–s11)
• 3.10 Compilació, assemblatge, enllaçament i càrrega
  • 3.10.1 Compilació separada
  • 3.10.2 Compilació
  • 3.10.3 Assemblatge
  • 3.10.4 Enllaçament
  • 3.10.5 Càrrega en memòria
  • 3.10.6 GCC/Clang — El flux de generació complet

Tema 4: Aritmètica entera i matrius

• 4.1 Suma, resta i canvi de signe
• 4.2 Desbordament en suma i resta d’enters
  • 4.2.1 Condicions de desbordament
  • 4.2.2 Detecció del desbordament per maquinari
  • 4.2.3 Detecció del desbordament per programari
• 4.3 Multiplicació entera
  • 4.3.1 Algorisme
  • 4.3.2 Circuit seqüencial de multiplicació
  • 4.3.3 Instruccions de multiplicació (extensió M)
  • 4.3.4 Desbordament en la multiplicació
• 4.4 Divisió entera
  • 4.4.1 Algorisme
  • 4.4.2 Circuit seqüencial de divisió
  • 4.4.3 Instruccions de divisió entera a RV32IM
  • 4.4.4 Divisió per potències de 2
• 4.5 Matrius
  • 4.5.1 Declaració i emmagatzematge
  • 4.5.2 Accés aleatori
• 4.6 Optimitzacions de bucle
  • 4.6.1 Optimització #1 — Accés seqüencial
  • 4.6.2 Optimització #2 — Avaluació de la condició al final
  • 4.6.3 Optimització #3 — Eliminació de la variable d’inducció
  • 4.6.4 Recorreguts de matrius amb accés seqüencial

Tema 5: Coma flotant

• 5.1 Representació en coma flotant
  • 5.1.1 Notació científica normalitzada
  • 5.1.2 Representació binària
  • 5.1.3 L’estàndard IEEE 754
  • 5.1.4 Rang i precisió
  • 5.1.5 Error de representació i subdesbordament
  • 5.1.6 Codificacions especials
  • 5.1.7 Arrodoniment
• 5.2 Operacions en coma flotant
  • 5.2.1 Suma i resta
  • 5.2.2 Multiplicació i divisió
  • 5.2.3 No-associativitat
• 5.3 Coma flotant a RISC-V (RV32F)
  • 5.3.1 Registres i ABI
  • 5.3.2 Instruccions
  • 5.3.3 Exemple de traducció

Tema 6: Rendiment i potència

• 6.1 Rendiment
  • 6.1.1 Definicions
  • 6.1.2 Factors que influeixen en el temps d’execució
• 6.2 Llei d’Amdahl
• 6.3 Potència
  • 6.3.1 Potència dinàmica
  • 6.3.2 Potència estàtica
  • 6.3.3 Miniaturització i límit tèrmic

Tema 7: Memòria cau

• 7.1 La jerarquia de memòria
  • 7.1.1 Tecnologies de memòria
  • 7.1.2 El problema de la bretxa (gap) entre processador i memòria
  • 7.1.3 Localitat dels programes
  • 7.1.4 La jerarquia de memòria
• 7.2 La memòria cau
  • 7.2.1 Principi de funcionament
  • 7.2.2 Organització: blocs, línies, etiquetes i bit de validesa
  • 7.2.3 Terminologia de rendiment
  • 7.2.4 Gestió d’una lectura
• 7.3 Polítiques d’emplaçament
  • 7.3.1 Correspondència directa
  • 7.3.2 Memòria cau associativa per conjunts
  • 7.3.3 Memòria cau completament associativa
• 7.4 Polítiques de reemplaçament
• 7.5 Polítiques d’escriptura
  • 7.5.1 Gestió de les escriptures en cas d’encert
  • 7.5.2 Polítiques en cas de fallada
  • 7.5.3 Combinacions habituals
  • 7.5.4 Exemples
• 7.6 Polítiques — Resum
• 7.7 Rendiment
  • 7.7.1 Model de temps simplificat
  • 7.7.2 Temps d’accés mitjà (TAM)
  • 7.7.3 Impacte de les fallades en el temps d’execució
• 7.8 Tipologia de les fallades
  • 7.8.1 Exemple: fallades de conflicte i d’arrencada en fred
  • 7.8.2 Exemple: fallades de capacitat
• 7.9 Memòries cau multinivell
  • 7.9.1 Estructura i funcionament
  • 7.9.2 Disseny diferencial L1 i L2
  • 7.9.3 Memòries cau separades d’instruccions i dades
  • 7.9.4 Jerarquies actuals

Tema 8: Memòria virtual

• 8.1 Introducció
  • 8.1.1 El problema: reubicació i mida limitada
  • 8.1.2 Espais d’adreçament lògic i físic
  • 8.1.3 El disc com a nivell addicional de la jerarquia
• 8.2 Paginació
  • 8.2.1 Pàgines i marcs de pàgina
  • 8.2.2 Traducció d’adreces: VPN, PPN i desplaçament
• 8.3 La taula de pàgines
  • 8.3.1 Estructura d’una entrada (PTE)
  • 8.3.2 El registre de taula de pàgines i el canvi de context
  • 8.3.3 Taules de pàgines multinivell
• 8.4 Fallada de pàgina
• 8.5 Traducció ràpida: el TLB
  • 8.5.1 Estructura i funcionament
  • 8.5.2 Encert de TLB
  • 8.5.3 Fallada de TLB
  • 8.5.4 Entrades lliures i invalidació del TLB
  • 8.5.5 El bit D: consistència amb la taula de pàgines
  • 8.5.6 Flux complet de traducció
• 8.6 Protecció i compartició
  • 8.6.1 Protecció entre processos
  • 8.6.2 Protecció contra escriptura
  • 8.6.3 Compartició de pàgines
• 8.7 Integració del TLB i la memòria cau
  • 8.7.1 Memòria cau indexada físicament
  • 8.7.2 Memòria cau indexada i etiquetada virtualment
  • 8.7.3 VIPT: la solució habitual
• 8.8 Exemple pràctic

Tema 9: Excepcions i interrupcions

• 9.1 Introducció
  • 9.1.1 Necessitat
  • 9.1.2 Tipologia
• 9.2 Suport de maquinari: registres de control i estat
  • 9.2.1 El model de privilegis de RISC-V
  • 9.2.2 mcause — Codi de causa
  • 9.2.3 mepc — Adreça de retorn
  • 9.2.4 mstatus — Estat global
  • 9.2.5 mtvec — Vector d’excepcions
  • 9.2.6 mtval — Informació addicional de l’excepció
  • 9.2.7 mip / mie — Peticions i màscares d’interrupció
  • 9.2.8 Els registres equivalents en mode S
• 9.3 Flux de maquinari en detectar una excepció o interrupció
  • 9.3.1 Accions automàtiques del processador
  • 9.3.2 Diferències entre excepció i interrupció
• 9.4 La rutina de servei d’excepcions
  • 9.4.1 Responsabilitats
  • 9.4.2 La instrucció mret
  • 9.4.3 Ajust de mepc
  • 9.4.4 Exemple: RSE mínima en RISC-V
• 9.5 Crida al sistema (ecall)
  • 9.5.1 Protecció: mode U vs. mode M
  • 9.5.2 ecall com a porta d’entrada controlada a l’SO
  • 9.5.3 Convenció de crides al sistema a RARS
  • 9.5.4 Convenció ABI de Linux
• 9.6 Interrupcions de dispositius d’E/S
  • 9.6.1 Sincronització per enquesta vs. per interrupcions
  • 9.6.2 El cicle de vida d’una interrupció
  • 9.6.3 Permisos: MIE global i màscares mie
  • 9.6.4 Identificació del dispositiu a l’RSE
• 9.7 La fallada de pàgina
  • 9.7.1 Del TLB a la fallada de pàgina
  • 9.7.2 Codi de causa i adreça de la fallada
  • 9.7.3 Implementació en mode S